45:23
GitHub - Sayısal Tümdevre Tasarım Eğitimi - TEKNOFEST 2023
52:27
OpenLane Demo (3. Bölüm) - Sayısal Tümdevre Tasarım Eğitimi - TEKNOFEST 2023
01:02:54
OpenRAM Demo - Sayısal Tümdevre Tasarım Eğitimi - TEKNOFEST 2023
51:54
OpenLane Demo (2. Bölüm) - Sayısal Tümdevre Tasarım Eğitimi - TEKNOFEST 2023
54:15
OpenLane Demo (1. Bölüm) - Sayısal Tümdevre Tasarım Eğitimi - TEKNOFEST 2023
59:11
Açık Kaynak Sayısal Tümdevre Tasarım - Sayısal Tümdevre Tasarım Eğitimi - TEKNOFEST 2023
39:47
Sayısal Tümdevre Tasarım Aşamaları (2. Bölüm) - Sayısal Tümdevre Tasarım Eğitimi - TEKNOFEST 2023
53:42
Sayısal Tümdevre Tasarım Aşamaları (1. Bölüm) - Sayısal Tümdevre Tasarım Eğitimi - TEKNOFEST 2023
57:15
1. Analog Tümdevre Tasarım Süreci
09:30
2. Tasarım Araçları Kurulumu
30:48
6. Genel Soru Cevap Oturumu
01:49:48
4. Serim (Layout)
01:00:09
3. Şematik Tasarım
26:27
5. Yarışma İsterleri
01:12:39
Soru-cevap - Bilgisayar Mimarisi ve RISC-V Eğitimi (12. Kısım) - TEKNOFEST 2023
41:33
Venus/RARS ile RISC-V doğrulama - Bilgisayar Mimarisi ve RISC-V Eğitimi (11. Kısım) - TEKNOFEST 2023
50:56
Bare metal ortamı tanıtımı - Bilgisayar Mimarisi ve RISC-V Eğitimi (10. Kısım) - TEKNOFEST 2023
53:56
Wrapper tanıtımı ve FPGA akışı - Bilgisayar Mimarisi ve RISC-V Eğitimi (9. Kısım) - TEKNOFEST 2023
47:43
İsterlerin üzerinden geçilmesi - TEKNOFEST 2023 - Bilgisayar Mimarisi ve RISC-V Eğitimi (7. Kısım)
53:40
İsterlerin üzerinden geçilmesi - Bilgisayar Mimarisi ve RISC-V Eğitimi (8. Kısım) - TEKNOFEST 2023
57:48
Bellek Hiyerarşisi - Bilgisayar Mimarisi ve RISC-V Eğitimi (6. Kısım) - TEKNOFEST 2023
49:03
RISC-V - Bilgisayar Mimarisi ve RISC-V Eğitimi (5. Kısım) - TEKNOFEST 2023
54:20
Instruction Set Architecture - Bilgisayar Mimarisi ve RISC-V Eğitimi (4. Kısım) - TEKNOFEST 2023
48:46
Çeşitli IP'ler - Bilgisayar Mimarisi ve RISC-V Eğitimi (3. Kısım) - TEKNOFEST 2023
51:19
Bus, Çevrebirim ve IP'ler - Bilgisayar Mimarisi ve RISC-V Eğitimi (2. Kısım) - TEKNOFEST 2023
25:19
SoC yapısı ve Bus - Bilgisayar Mimarisi ve RISC-V Eğitimi (1. Kısım) - TEKNOFEST 2023
33:39
TÜTEL Tanıtımı ve Giriş
21:29
İnverter Şematik Tasarımı
54:22
İnverter için Şematik Tasarım Simülasyonu, Serim Çizimi, DRC-LVS testleri, Serim Sonrası Simülasyon
35:54
Genel Soru-Cevap
45:40
TÜTEL - Sayısal Tümdevre Tasarımı Eğitimi (1. kısım)
04:42:44
TÜTEL - Sayısal Tümdevre Tasarımı Eğitimi (2. kısım)
02:33:30
TÜTEL - Sayısal Tümdevre Tasarımı Eğitimi (3. kısım)
01:56:38
TÜTEL - Sayısal Tümdevre Tasarımı Eğitimi (4. kısım)
X
About
Tümdevre Tasarım ve Eğitim Laboratuvarı (TÜTEL), TÜBİTAK BİLGEM bünyesinde faaliyet göstermektedir. Mikroelektronik alanında tüm paydaşları bir ekosistem içinde buluşturarak, ülkemizin ihtiyacı olan kritik tümdevre teknolojilerinin geliştirilmesini sağlayacak eğitim, tasarım, geliştirme, test ve üretim altyapısını, araştırma ve yenilikçilik kültürü ile harmanlayarak sürdürülebilir ekonomiye kazandırmak vizyonu ile hareket etmektedir.
Tags