05:02
16io内存 Linux通过IO内存访问外设
09:34
3设备号 Linux分配设备号，字符设备&块设备
16:14
11延缓操作 Linux内核实现延缓操作，内核定时器，tasklet，工作队列workqueue
12:15
4最小字符设备 Linux最简单的字符设备，第一个Linux设备驱动程序
10:21
15中断 Linux内核中断的使用，顶半部和底半部
12:53
2内核模块参数和导出符号1 Linux内核模块参数和导出符号，增强你的内核模块功能
09:59
1内核模块 Linux最简单的内核模块，入门内核编程和设备驱动开发
05:52
9简单休眠 Linux实现进程简单休眠，条件不够歇一歇，把CPU让给其他进程
11:54
10时间和延时 Linux内核如何表示时间，如何实现延时？
10:23
6实现读写 Linux实现具体的设备读写功能，如何使用container of、copy to user、copy from user
07:11
12proc文件系统 Linux创建proc文件系统接口，揭露proc文件秘密，调试内核更加方便
14:21
14数据类型和对齐 Linux内核基础数据类型，移植性和数据对齐
11:32
5自动生成设备节点udev Linux模块加载后自动生成设备节点，让系统udev自动生成 dev目录下的设备节点
12:06
7实现同步 Linux实现同步和互斥，避免多进程同时操作设备的意外情况
12:48
8ioctl Linux实现设备驱动的ioctl函数
15:34
17pci LinuxPCI设备驱动，PCI设备的驱动该怎么写呢？
07:28
13内存分配 Linux内核内存分配函数
29:14
模块一：EXCEL数据分析 3 Excel报表实战 《天津职业技能竞赛培训》
36:44
模块一：EXCEL数据分析 4 Excel数据透视及绘图 《天津职业技能竞赛培训》
17:30
模块七：Hadoop大数据分析技术 2 Hive本地安装与属性配置 《天津职业技能竞赛培训》
40:38
模块一：EXCEL数据分析 2 Excel函数 《天津职业技能竞赛培训》
41:37
模块三：Python应用 3 面向对象&文件操作 《天津职业技能竞赛培训》
36:57
模块二：SQL应用 4 SQL多表查询 《天津职业技能竞赛培训》
40:16
模块五：数据挖掘 3 数据基本分析 《天津职业技能竞赛培训》
01:13:41
模块五：数据挖掘 4 常用分析方法 《天津职业技能竞赛培训》
40:23
模块二：SQL应用 1 SQL概述 《天津职业技能竞赛培训》
30:03
模块五：数据挖掘 2 数据清洗 《天津职业技能竞赛培训》
33:23
模块一：EXCEL数据分析 1 Excel基础操作 《天津职业技能竞赛培训》
01:03:27
模块四：数据分析 1 Numpy数据计算 《天津职业技能竞赛培训》
42:43
模块四：数据分析 2 Matplotlib数据可视化 《天津职业技能竞赛培训》
54:29
模块二：SQL应用 2 SQL简单查询 《天津职业技能竞赛培训》
41:47
模块二：SQL应用 3 SQL复杂查询 《天津职业技能竞赛培训》
37:30
模块三：Python应用 1 Python概述 《天津职业技能竞赛培训》
43:07
模块六：数据可视化 1 Echarts基本实例与应用 《天津职业技能竞赛培训》
32:57
模块三：Python应用 2 选择结构与循环结构 《天津职业技能竞赛培训》
24:57
模块七：Hadoop大数据分析技术 1 Hadoop伪分布式集群搭建 《天津职业技能竞赛培训》
41:09
模块六：数据可视化 2 D3 js入门及实例 《天津职业技能竞赛培训》
23:20
模块五：数据挖掘 1 数据读取 《天津职业技能竞赛培训》
31:18
12 如何科学设计FPGA系列：Xilinx FPGA的GT收发器使用与仿真 GTX GT
32:52
11 如何科学设计FPGA系列：Xilinx FPGA的GT收发器 GTX GTH S
01:03:43
05如何科学设计FPGA VIVADO中的时序约束和分析以及进阶技巧
30:40
09 如何科学设计FPGA系列：浅谈AXI的Outstanding和O
58:22
06 如何科学的设计FPGA：实现AXI总线自由之AXI解读
31:18
13 如何科学设计FPGA系列：Xilinx FPGA的GT收发器使用与仿真 GTX GT
01:17:02
07 如何科学设计FPGA 从0手敲AXI总线接口
46:11
03 如何科学设计FPGA系列：Xilinx复位机制与跨时钟域处理
19:05
02 如何科学的设计FPGA RTL代码的逻辑级数
25:58
04 如何科学设计FPGA：时序约束基础，了解时序分析模型
01:16:25
10 如何科学设计FPGA系列：快速手撕AXI从机SLAVE 包含ram的代码构建
59:05
01 如何使用数电思维，科学的进行FPGA设计。
20:54
08 如何科学设计FPGA 手撕AXI后续，自写AXI接口仿真验证
13:04
第12章 Verilog HDL基本组合电路建模 《Verilog HDL设计与实战》
11:10
第7章 Verilog HDL的自定义原语（UDP） 《Verilog HDL设计与实战》
31:17
第1章 ModelSim仿真工具与Quartus II开发工具的基本操作 《Verilog HDL设计与实战》
10:49
第19章 UART 数据通信 《Verilog HDL设计与实战》
08:44
09讲代码自动补全、快速修复和重构的二三事【VS Code 使用技巧】
07:10
08讲玩转鼠标操作【VS Code 使用技巧】
22:33
第4章 Verilog HDL操作符 《Verilog HDL设计与实战》
18:35
第18章 SPI 数据通信 《Verilog HDL设计与实战》
12:47
第3章 Verilog HDL的数据对象 《Verilog HDL设计与实战》