30:42

Сколковская школа синтеза цифровых схем на Verilog - день 2 - Графическая игра

06:24

Изучаем ПЛИС - Как получить бесплатную отладку для старта?

26:59

ПЛИС для начинающих: Задачи из Хэррис и Хэррис: упр. 4.5: Решение 2: Булева алгебра и Карта Карно

14:18

ПЛИС для начинающих: Разбираем задачи из Хэррис и Хэррис: упражнение 4.5: Решение 1

24:30

ПЛИС для начинающих: Разбираем задачи из Хэррис и Хэррис: упражнение 4.5: Подготовка

01:20:30

FPGA Twitch 04 - Vivado HLS - С-тестбенчи и Назначение интерфейсов (часть 2 из 2)

00:08

FPGA стрим - Выпуск 5 - Анализ HLS проекта. Ждем Вас 2 мая в 20:00 на twitch.tv/fpgasystems

54:04

FPGA Twitch 04 - Vivado HLS - С-тестбенчи и Назначение интерфейсов (часть 1 из 2)

52:43

FPGA Twitch 03 - Введение в высокоуровневый синтез - High Level Synthesis (часть 2 из 2)

01:18:47

FPGA Twitch 03 - Введение в высокоуровневый синтез - High Level Synthesis (часть 1 из 2)

51:57

FPGA Twitch 02 - Работа с IP ядрами в Xilinx Vivado: UG939 Design with IP tutorial (часть 4 из 4)

32:14

FPGA Twitch 02 - Работа с IP ядрами в Xilinx Vivado: UG939 Design with IP tutorial (часть 3 из 4)

57:48

FPGA Twitch 02 - Работа с IP ядрами в Xilinx Vivado: UG939 Design with IP tutorial (часть 2 из 4)

51:55

FPGA Twitch 02 - Работа с IP ядрами в Xilinx Vivado: UG939 Design with IP tutorial (часть 1 из 4)

01:27:19

Twitch 01 - Спонтанный стрим в 22:15 и Non-Project mode в Xilinx Vivado

18:27

Интерфейсы :: MIPI :: Часть 1 :: Тестовый проект для SP701

01:09

Где взять остальные видео по ZynqHw и MiniZed?

07:11

Интерфейсы :: SPI :: Часть 2 :: Варианты реализации

02:00

Приглашение на семинар по Zynq MPSoC 29, 30, 31 октября 2019

03:59

Интерфейсы :: SPI :: Часть 1:: Общие сведения

18:26

Обзоры отладок с FPGA :: SP701

18:52

Minized: ZynqHW : 07 : Лабораторная работа №3

06:29

Minized: ZynqHW : 06 : Лекция №3

30:32

Minized: ZynqHW : 05 : Лабораторная работа №2

09:32

Minized: ZynqHW : 04 : Лекция №2

05:44

Minized: ZynqHW : 03 : Лабораторная работа №1

02:59

Minized: ZynqHW : 02 : Лабораторная работа №0

23:34

FPGA начального уровня :: Часть 8.2 :: Отладка и запуск PUF

34:06

FPGA начального уровня :: Часть 8.1 :: С код для MicroBlaze

21:38

Minized: ZynqHW : 01 : Лекция 1

14:58

FPGA начального уровня :: Часть 7 :: Подготовка к отладке

14:22

Обзор отладок с FPGA :: Аrty

16:17

FPGA начального уровня :: Часть 6 :: Размещение PUF

21:23

FPGA начального уровня :: Часть 5.2 :: Основы Tcl

01:29

01 Minized: Материалы и тренинги

03:05

Осваиваем Zynq-7000S с бесплатной отладкой

16:25

FPGA начального уровня :: Часть 5.1 :: Подключение портов и размещение проекта на кристалле

35:51

FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze

40:03

FPGA начального уровня :: Часть 3.3 :: Разработка PUF на HDL

32:49

FPGA начального уровня :: Часть 3.2 :: Разработка PUF на HDL

10:19

FPGA начального уровня :: Часть 3.1 :: Разработка PUF на HDL

06:48

FPGA начального уровня :: часть 2 :: PUF и структура проекта

05:04

FPGA начального уровня :: часть 1 :: Обзор